PDF

Keywords

KEYWORDS
D DWT
FPGA Implementation
Lifting scheme architecture
Rasterscan method

Abstract

Design and FPGA Implementation of Two-Dimensional Discrete Wavelet Transform Architectures Using Raster-Scan Method Jassim M. Abdul-Jabbar Zahraa Talal Abed Al-Mokhtar Dept. of Computer Eng., College of Eng., University of Mosul, Mosul, Iraq [email protected] [email protected] Abstract In this paper, an FPGA implementation of a 2-dimenional discrete wavelet transform (2-D DWT) is proposed to efficiently construct the corresponding twodimensional architecture by using the raster-scan image method for any given hardware architecture of one dimensional (1-D) wavelet transform filter. The proposed method is based on lifting scheme architecture. The resulting architectures are simple, modular and regular for computation of one or multilevel 2-D DWT. These architectures perform both low pass and high pass filter with multiplierless coefficients calculation. In addition they require a small on-chip area to download the architectures on FPGA Board (Spartan-3E). The proposed 2-D architecture consists of: external memory, Row 1-D arithmetic module, column 1-D arithmetic module and internal memory unit. The row and column 1-D arithmetic units are designed utilizing Biorthogonal filters (5/3 and 9/7). Keywords: 2-D DWT, FPGA implementation, Lifting scheme architecture, Rasterscan method. للتحويل المويجي المتقطع ذي البعدين FPGA التصميم والتنفيذ باستخدام بطريقة المسح النقطي د. جاسم محمد عبد الجبار زهراء طلال عبد علي المختار قسم هندسة الحاسوب – كلية الهندسة - جامعة الموصل – الموصل - العراق [email protected] [email protected] الخلاصة FPGA 2- ) بإستخدام D DWT( في هذه البحث، تم اقتراح تنفيذ بنية التحويل المويجي المتقطع ذي البعدين 1- (. وتستند D( بكفاءة من خلال أسلوب صورة المسح النقطي لأي بنية مادية للتحويل المويجي ذات البعد الواحد الطريقة المقترحة على معمارية مخطط الرفع. البنية الناتجة كانت بسيطة ونموذجية ومنتظمة لحساب مستوى واحد أو 2- )، هذه البنية يمكنها تنفيذ عمليات مرشح الإمرار D DWT) عدة مستويات من التحويل المويجي المتقطع ذي البعدين الواطيء ومرشح الإمرار العالي مع إجراء الحساب للمعاملات بدون مضارب. وبالإضافة إلى ذلك فإنها تتطلب مساحة يتكون الهيكل ذي البعدين المقترح من: الذاكرة الخارجية ووحدة .(Spartan-3E) نوع FPGA صغيرة على رقاقة حساب الصف ذات البعد الواحد ووحدة حساب العمود ذات البعد الواحد بالإضافة الى وحدة الذاكرة الداخلية ذات البعد 9) ثنائية التعامد.
https://doi.org/10.33899/rengj.2014.87323
  PDF